RISC-procesorska arhitektura

RISC arhitektura je računalo sa smanjenim skupom uputa. To je vrsta mikroprocesorske arhitekture koja koristi mali optimizirani skup uputa, za razliku od prethodnih vrsta arhitekture s proširenim skupom algoritamskih podataka. Pojam RISC je izradio David Patterson iz Berkeley RISC projekta.

definicija

Računalo s ograničenim skupom naredbi - uređaj čije skup instrukcija arhitektura (ISA) je skup atributa koji mu omogućuje da imaju niže ciklusa po instrukcija (CPI), složeniji naredbu postavljen na računalo (CISC). Opći koncept RISC - je koncept na računalu, što sadrži mali skup jednostavnih i uobičajenih algoritama, ali ne i proširen skup složenih i stručnih sekvenci. Druga zajednička značajka RISC-a je arhitektura opterećenja / pohrane, gdje je pristup memoriji moguće samo putem specifičnih uputa.

Povijest i razvoj

Prvi RISC projekti dolaze iz IBM-a, Stanforda i UC-Berkeleyja 70-ih i 80-ih godina. XX stoljeća. IBM 801, Stanford MIPS i Berkeley RISC I i II razvijeni su s sličnom filozofijom koja je postala poznata kao RISC. Neke značajke dizajna bile su karakteristične za većinu RISC procesora:

• Vrijeme izvršenja jednog ciklusa: procesori imaju CPI - vrijeme za izvršavanje instrukcije jednog ciklusa. To je zbog optimizacije svake naredbe na CPU-u.
• Pipelining: tehnički algoritam koji omogućuje simultano izvršavanje dijelova ili koraka uputa za učinkovitu obradu uputa.
• Veliki popis registara: filozofija dizajna RISC obično uključuje više registara kako bi se spriječilo prekomjeran broj interakcija s memorijom.

Iako su brojna računala u 1960-ima i 1970-ima bila preteča RISC modela, moderni koncept datira još iz osamdesetih godina 20. stoljeća. Konkretno, dva projekta na Stanfordu i Kalifornijskom sveučilištu su skaliranje ove konceptualne ideje. Stanford MIPS postat će komercijalno uspješan model, dok Sveučilište u Berkeleyu daje ime cijelog koncepta, komercijaliziranog kao SPARC. Još jedan uspjeh ove ere bio je napor IBM-a, koji je na kraju doveo do Power Architecture. S razvojem tih područja na kraju 1980. godine., A posebno u ranim 1990-ih. Bilo mnogo takvih projekata, koji su glavna snaga na tržištu Unix radnim stanicama, a ugrađeni procesori u laserskim pisačima, usmjerivači i sličnih proizvoda ,

Pro i kontra RISC arhitekture

Najjednostavniji način proučavanja prednosti i ranjivosti arhitekture RISC je usporedba s prethodnom CISC arhitekturom. Glavni cilj arhitekture CISC-a je da se zadatak dovrši s manje redova montaže. To se postiže stvaranjem procesorske opreme koja može razumjeti i obavljati niz operacija. Za ovaj zadatak, CISC procesor se izdaje s posebnom uputom (MULT). Kada se izvrši, ova naredba učitava dvije vrijednosti u zasebne registre, umnoži operande u izvršnom modulu i pohranjuje proizvod u odgovarajući registar. Dakle, cijeli zadatak množenja dvaju brojeva može se dovršiti s jednom uputom: MULT 2: 3, 5: 2. CISC i RISC arhitektura - prethodno i kasnije arhitektonsko rješenje.

MULT je ono što je poznato kao "složena nastava". Naredba radi izravno na memorijskim pločama računala i ne zahtijeva da programer izričito zove bilo koji opterećenje ili spasiti funkcije. Vrlo je slično naredbi na jeziku višeg nivoa. Na primjer, ako pretpostavimo da predstavlja vrijednost od 2: 3 i b predstavlja vrijednost od 5: 2, tada je ova naredba identična izrazu C a = a * b.

Jedna od glavnih prednosti ovog sustava je da prevodilac mora obaviti najmanje posla za prevođenje riječi visokog jezika u skupštinu. Budući da je duljina koda relativno kratka, potrebno je vrlo malo RAM-a za pohranu uputa. U usporednoj analizi CISC i RISC arhitekture procesora, naglasak je stavljen na implementaciju složenih instrukcija izravno u hardveru.

RISC pristup

RISC procesori koriste samo osnovne upute koje se izvršavaju u jednom ciklusu sata. Dakle, kao što je opisano gore mult nastave može se podijeliti u tri odvojene naredbe: opterećenje, koje pomiče podatke iz memorije na PROD registar banci, koja je proizvod od dva operanda nalaze u knjigama i spremati, koji se kreće podatke iz registra na memorijske banke. Da bi se izvršio točno niz koraka opisanih u CISC pristupu, programer će morati kodirati četiri linije montaže:

LOAD A, 2: 3.
LOAD B, 5: 2.
PROD A, B.
STORE 2: 3, A.

U početku se to može činiti mnogo manje učinkovitim načinom dovršavanja operacije jer postoji više linija koda i potrebno je više RAM-a za pohranu uputa na razini montaže. Prevodilac mora također raditi više za prevođenje riječi visokog jezika u kôd ovog obrasca.

Usporedba CISC i RISC

Ispod su komparativni podaci CISC i RISC arhitekture:

CISC:

• Usredotočite se na hardver.
• Uključuje mnogo sati složenih uputa.
• Mala veličina kodova, visoka ciklusa u sekundi.
• Transistori su koristili za pohranu kompleksnih uputa.

RISC:

• Naglasak na softveru.
• Kratka uputa koja ne zahtijeva puno vremena.
• Niski ciklusi u sekundi, velike veličine kodova.
• Proširuje više tranzistora na memorijski registar.

RISC strategija uvodi neke vrlo važne prednosti. Budući da svaka naredba zahtjeva samo jedan ciklus sata, cijeli će se program izvoditi otprilike jednaku količinu vremena kao višeklubna MULT naredba. Ove "smanjene upute" RISC-a zahtijevaju manje tranzistora hardverskog prostora nego kompleksne upute, ostavljajući više prostora za zajedničke registre. Budući da se sve instrukcije izvršavaju istovremeno (na primjer, jedan satni ciklus), pipeliranje je moguće.

Karakteristike procesa

Odvajanje uputa LOAD i STORE zapravo smanjuje količinu posla koji računalo mora obavljati. Nakon izvršavanja MULT naredbe u CISC stilu, procesor automatski briše registre. Ako se jedan od operandi treba koristiti za drugi izračun, procesor mora ponovno učitati podatke iz memorijske banke u registar. U RISC-u operand će ostati u registru dok se na njemu ne učita druga vrijednost.

CISC pristup pokušava minimizirati broj instrukcija za svaki program, žrtvujući broj petlji po uputi. RISC, naprotiv, smanjuje broj ciklusa zbog uputa za svaki program.

Teškoće s komercijalnom primjenom

Unatoč prednostima obrade na temelju RISC, desetljeća prošlo prije RISK čips su komercijalno zahtijevali. U mnogim aspektima to je bilo zbog nedostatka softverske podrške.

Iako je Appleov Power Macintosh linija, koja koristi čipove temeljene na RISC i Windows NT, kompatibilna s RISC, Windows 3.1 i Windows 95 su razvijeni s CISC procesorima na umu. Mnoge tvrtke nisu željele riskirati nove RISC tehnologije. Bez komercijalnog interesa, programeri procesora nisu mogli napraviti velike količine RISC čipova kako bi njihova cijena bila konkurentna.

Još jedna ozbiljna prepreka bila je prisutnost Intel. Unatoč činjenici da je njihov CISC čip postao sve težak i teško razvijati, Intel je imao sredstva za razvoj snažnih procesora. Iako bi RISC čipovi mogli nadmašiti Intelove napore u određenim područjima, razlike nisu bile dovoljno velike da bi uvjerili kupce na promjenu tehnologije.

Opća prednost RISC-a

Danas je Intel x86 jedini čip koji čuva CISC arhitekturu. To je prvenstveno zbog napretka u drugim područjima računalne tehnologije. Cijena RAM-a naglo je pala. Godine 1977, 1 MB DRAM košta oko 5.000 dolara. Do 1994. godine, ista količina memorije košta samo 6 USD (uključujući inflaciju). Tehnologija prevodioca također je postala složenija, tako da je korištenje RISC RAM-a i fokusiranje na softver postalo idealno.

Filozofija instrukcijskog seta

Pogrešno razumijevanje definicije RIZIKA je ideja da se postupci eliminiraju, što dovodi do smanjenog broja algoritama. Tijekom godina RISC postupci su u porastu, a sada mnogi od njih imaju širi raspon funkcija od CPU CISC-a.

Izraz „smanjena skup postupaka” znači opis činjenice da je količina posla koju obavlja svake instrukcije se smanjuje (ne više od jednog memorije ciklusa) u usporedbi s CISC komplicirane postupke koji zahtijevaju deseci ciklusa izvršiti jednu naredbu. RISC arhitektura obično ima zasebne I / O algoritme i manipulaciju podacima.

Oblik nastave

Većina RISC arhitektura ima upute s fiksnom duljinom (obično 32 bita) i jednostavnim kodiranjem, što uvelike pojednostavljuje uzorkovanje, dekodiranje i izdavanje logike. Jedan od nedostataka 32-bitnih uputa je smanjenje gustoće koda, što je nepovoljan čimbenik za ugrađenu računalnu obradu na radnim stanicama i poslužiteljima. RISC arhitekture izvorno su dizajnirane za održavanje. Da bi riješio taj problem, nekoliko arhitektura, kao što su ARM, Power ISA, MIPS, RISC-V i Adipteva Bogojavstvo, imaju dodatni kratki skraćeni format uputa ili funkciju komprimiranja naredbe. SH5 također prati ovu shemu, iako se razvila u suprotnom smjeru, dodajući duže multimedijalne upute izvornom 16-bitnom kodiranju.

Korištenje opreme

Za bilo koju razinu cjelokupne izvedbe, RISC čip obično ima mnogo manje tranzistora koji su dizajnirani za osnovnu logiku, što je početku dopustilo dizajnerima povećanje veličine registara i internog paralelizma.

Ostale funkcije koje se obično nalaze u RISC arhitekture su:

• Prosječna učinkovitost procesora je blizu jednog uputa po ciklusu.
• Pojedinačni oblik uputa - jedna riječ s kodom rada koristi se u istim položajima za lakše dekodiranje.
• Svi registri opće namjene može se koristiti kao izvor / odredišta svih uputa, pojednostavljuje razvoj prevodilac (s pomičnim zarezom registri često se spremaju zasebno).
• Jednostavni načini s kompleksnim adresiranjem izvršeni naredbenim slijedovima.
• Nekoliko vrsta podataka u hardveru (npr., Nizovi bajtova ili BCD).

RISC-struktura je također predstavljen Harvard memorijski model u kojem naredbe i podaci konceptualno su odvojeni. To znači da su promjene u memoriju koja pohranjuje kod ne može utjecati instrukcija koje se izvode pomoću procesora (jer je CPU ima poseban naputak predmemoriju i podatke) tako dugo dok ne postoji posebna instrukcija izdaje sinkronizacije. S druge strane, omogućuje istovremeni pristup spremištima, što često poboljšava performanse.

Značajke RISC arhitekture

U početnoj fazi razvoja računalne industrije, programiranje je provedeno na jezik montaže ili strojni kod koji je potaknuo upotrebu snažnih i jednostavnih uputa.Stoga su programeri CPU-a pokušavali dizajnirati algoritme sposobne za obavljanje što više posla.Pojavom visokih jezika, arhitekti su počeli stvarati posebne upute za izravnu provedbu određenih središnjih mehanizama.Drugi zajednički cilj bio je osigurati sve moguće načine adresiranja za svaki algoritam, poznat kao ortogonalnost, kako bi se olakšala implementacija prevoditelja.

Stav u to vrijeme bila je činjenica da je dizajn hardvera bio zreliji nego prevodilac dizajn, tako da u sebi je također razlog za uvođenje funkcionalnosti hardvera ili mikrokod, a ne samo u ograničenom prevodilac memorije (ili u generiranom kodu).Nakon pojave RISC-a, ovaj pristup postao je poznat kao složeni izračun skupova uputa, ili CISC.

Procesori su također imali relativno malo registara iz nekoliko razloga:

• Velik broj registara znači duže pohranjivanje i oporavak sadržaja na stolu stroja i zahtijeva veliki broj naredbi kao kvalifikacija, što znači manje gusto kod.
• CPU registri su skuplji od vanjskih memorijskih ćelija.
• Ograničenje tiskanih pločica ili integriranih krugova.

Praktična primjena

RISC arhitektura procesora sada se koristi na širokom rasponu platformi: od pametnih telefona i tablet računala do nekih od najprofitabilnijih superračunala, kao što je računalo K (vodeća lista od 500 najboljih u 2011).

Početkom 21. stoljeća većina niskobrodnih i mobilnih sustava temelji se na RISC arhitekturi. primjeri:

• Arhitektura ARM dominira tržištem low-power i low-cost ugrađenih sustava (200-1800 MHz u 2014). To se koristi u brojnim Android-većina sustava, Apple iPhone i iPad, Microsoft Windows Phone (bivši Windows Mobile), RIM uređaja (topic.risc.arhitektura), Nintendo Game Boy Advance, DS / 3DS i Switch.
• MIPS linija (u nekom trenutku koristi u mnogim računalima, SGI), a sada - u PlayStation, PlayStation 2, Nintendo 64 (ipb.risc.arhitektura) igraća konzola, PlayStation Portable i pristupnici za prostorije kao što su Linksys WRT54G.
• Hitachi SuperH, koji se koristi u Sega Super 32X, Saturnu i Dreamcastu (viewtopic.php.risc.architecture), sada razvija i prodaje Renesas kao SH4.
• Atmel AVR se koristi u raznim proizvodnim linijama: od prijenosnih Xbox kontrolera do BMW-ovih automobila.
• RISC-V (vbulletin.risc.arhitektura), peti Berkeley RISC ISA open source, 32-bitni adresni prostor, mali temeljni skup cijelih uputa, eksperimentalni „komprimirani» ISA za gustoću koda i dizajniran za standardne i posebne ekstenzije.
• Radne stanice, poslužitelji i superračunala.
• MIPS (powered.by.smf.risc.architecture), Silicon Graphics (u 2006 je prestala stvaranje sustava na temelju MIPS).
• SPARC, Oracle (nekada Sun Microsystems) i Fujitsu (phorum.risc.architecture).
• Arhitektura IBM Power Architecture, koja se koristi u većini IBM superračunala, prosječnih poslužitelja na razini i terminalnih stanica.
• PA-RISC Hewlett-Packard (phpbb.risc.architecture), također poznat kao HP-PA (završio krajem 2008. godine).
• Alfa, upotrijebljena u računala s jednim daskama, radne stanice, poslužitelje i superračunala tvrtke Digital Equipment Corporation, Compaq i HP (obustavljen od 2007.).
• RISC-V (powered.by.phpbb.risc.arhitektura), peti Berkeley RISC ISA, open-source, s 64 ili 128-bitni adresnog prostora i cijelog zrna proširene plutajuće točke i obradu vektor raspršivanje i namijenjen Proširenja s uputama za mreže, I / O, obrada podataka. 64-bitni superscalar dizajn Rocket je dostupan za preuzimanje.

Usporedba s drugim arhitekturama

Neki procesori su posebno dizajnirana s vrlo malim skupom uputa, ali su te strukture znatno razlikuju od tradicionalnih RISC-arhitekture, tako da su dobili druge podatke kao što su minimalni skup naredbi (MISC) ili prijevoz pokrenuo Arhitektura (TTA).

RISC arhitekture tradicionalno su imale malo uspjeha na tržištu desktop i robnih poslužitelja, gdje su platforme bazirane na x86 i dalje dominantna arhitektura procesora. Međutim, to se može promijeniti jer su procesori temeljeni na ARM arhitekturi razvijeni za sustave s većim performansama. Proizvođači, uključujući Cavium, AMD i Qualcomm, objavljeni su procesore poslužitelja temelji se na ARM arhitekturi. ARM je također surađivao s Crayom ​​u 2017. kako bi stvorio superračunalo na ARM arhitekturi. Vođa tvrtka u industriji računala Microsoft je najavio da će u suradnji s Qualcomm u 2017. planira podržati PC-verzija Windows 10 na uređaju na temelju Qualcomm Snapdragon. Ovi uređaji podržavat će Win32 softver temeljen na x86 sustavu pomoću emulatora procesora x86.

Ipak, osim radne površine ARM RISC arhitektura široko se koristi u pametnim telefonima, tabletima i mnogim oblicima ugrađenog uređaja. Intel Pentium Pro (P6) također koristi unutarnju RISC procesorsku jezgru za svoje procesore.

Iako je početni razvoj RISC procesora arhitekture značajno razlikuje od inovativnih CISC projekata do 2000. većina visokih performansi RISC procesora u lineup je gotovo ne razlikuje od većine visokih performansi procesora CISC liniju.